DIALOG(R)File 347:JAPIO (c) 2006 JPO & JAPIO. All rts. reserv.

08046438 \*\*Image available\*\* OUTPUT CIRCUIT, AND DATA CARRIER HAVING THE SAME

PUB. NO.:

**2004-159197** [JP 2004159197 A]

**PUBLISHED:** 

June 03, 2004 (20040603)

INVENTOR(s):

**INOUE ATSUO** 

YOKOYAMA TAKASHI

**HASHIMOTO SHINJI** 

APPLICANT(s): MATSUSHITA ELECTRIC IND CO LTD

APPL. NO.:

2002-324409 [JP 2002324409]

FILED:

November 07, 2002 (20021107)

INTL CLASS:

H03K-019/003; H03F-001/52; H03K-019/0175

#### ABSTRACT

PROBLEM TO BE SOLVED: To provide a data carrier having an output circuit which can prevent a component from being damaged and can perform a data communication with a high reliability by preventing an excess current from flowing even though a plurality of output signals collide with each other.

SOLUTION: This output circuit 10 is provided with a bias circuit 11 for generating first and second bias voltages to be changed in accordance with the vaciation of a power voltage; a first current restriction circuit 12 for restricting a current flowing in from a power potential (VDD) in accordance with the first bias voltage (BIAS1); a second current restriction circuit 13 for restricting a current flowing out to a ground potential (GND) in accordance with the second bias voltage (BIAS2); and a signal transmission circuit 14 for receiving an internal signal (IN) and outputting the internal signal as an output signal (OUT) to the outside while restricting the currents by the first and second restriction circuits.

COPYRIGHT: (C) 2004, JPO

# (19)日本国特許庁 (JP) (12)公開特許公報 (A)

JP 2004-159197 A 2004.6.3 11)特許出願公開番号

## 開2004-159197

(P2004-159197A)(43)公開日 平成16年6月3日(2004.6.3)

(51) Int. Cl. 7 FΙ テーマコード(参考)

H 0 3 K 19/003 H 0 3 K 19/003 E 5 J O 3 2 H 0 3 F 1/52 H03F 5 J O 5 6 1/52 В H 0 3 K 19/00 H03K 19/0175 101F 5 J 0 9 1

> 審査請求 未請求 請求項の数5 OL (全9頁)

特願2002-324409(P2002-324409) (71)出願人 000005821 (21)出願番号

(22)出願日 平成14年11月7日(2002.11.7) 松下電器産業株式会社 大阪府門真市大字門真1006番地

特許業務法人池内・佐藤アンドパートナー

ズ

(72)発明者 井上 敦雄

(74)代理人 110000040

大阪府門真市大字門真1006番地 松下

電器産業株式会社内

(72)発明者 横山 隆

大阪府門真市大字門真1006番地 松下

電器産業株式会社内

(72)発明者 橋本 真司

大阪府門真市大字門真1006番地 松下

電器産業株式会社内

最終頁に続く


#### (54) 【発明の名称】出力回路およびそれを有するデータキャリア

#### (57) 【要約】

【課題】複数の出力信号が衝突しても、過剰電流は流れ ず、構成素子の破壊を防ぐことができ、信頼性の高いデ ータ通信を可能にした出力回路を有するデータキャリア を提供する。

【解決手段】出力回路10に、電源電圧の変動に応じて 変化する第1および第2のパイアス電圧を発生するバイ アス回路11と、第1のバイアス電圧(BIAS1)に 応じて電源電位(VDD)から流れ込む電流を制限する 第1の電流制限回路12と、第2のバイアス電圧(BI AS2)に応じて接地電位(GND)へと流れ出す電流 を制限する第2の電流制限回路13と、第1および第2 の電流制限回路によって電流が制限された状態で、内部 信号(IN)を受けて出力信号(OUT)として外部に 出力する信号伝達回路14とを設けた。

【選択図】 図1



【特許請求の範囲】

#### 【請求項1】

電源電圧の変動に応じて変化する第1および第2のパイアス電圧を発生するバイアス回路と、

前記第1のパイアス電圧に応じて電源電位から流れ込む電流を制限する第1の電流制限回路と、

前記第2のバイアス電圧に応じて接地電位へと流れ出す電流を制限する第2の電流制限回路と、

前記第1の電流制限回路によって電源電位から電力供給端子への電流が制限され、また前記第2の電流制限回路によって電流放出端子から接地電位への電流が制限された状態で、 10内部信号を受けて出力信号として外部に出力する信号伝達回路とを備えたことを特徴とする出力回路。

#### 【請求項2】

前記パイアス回路は、

ソースが電源電位に接続され、ドレインおよびゲートが共通接続され、ドレインおよびゲートの共通接続部から前記第 1 のバイアス電圧を出力する第 1 の P M O S トランジスタと

一端が前記第1のPMOSトランジスタのドレインに接続された抵抗素子と、ドレインおよびゲートが前記抵抗素子の他端に接続され、ソースが接地電位に接続され、ドレインおよびゲートの共通接続部から前記第2のバイアス電圧を出力する第1のNMOSトランジ 20 スタとを備えたことを特徴とする請求項1記載の出力回路。

#### 【請求項3】

前記第1の電流制限回路は、ソースが電源電位に接続され、ゲートに前記第1のバイアス電圧が印加され、ドレインが前記信号伝達回路の電力供給端子に接続された第2のPMOSトランジスタを備え、

前記第2の電流制限回路は、ドレインが前記信号伝達回路の電流放出端子に接続され、ゲートに前記第2のバイアス電圧が印加され、ソースが接地電位に接続された第2のNMO Sトランジスタを備えたことを特徴とする請求項1記載の出力回路。

#### 【請求項4】

前記信号伝達回路は、ゲートが内部信号の入力端子に接続され、ソースが前記電力供給端子に接続され、ドレインが外部への出力端子に接続された第3のPMOSトランジスタと、ゲートが前記入力端子に接続され、ソースが前記電流放出端子に接続され、ドレインが前記出力端子に接続された第3のNMOSトランジスタとから構成されるインバータであることを特徴とする請求項1記載の出力回路。

#### 【請求項5】

データ通信を行うデータキャリアであって、請求項 1 から 4 のいずれか一項記載の出力回路を備えたことを特徴とするデータキャリア。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、データキャリアとコントロール装置との間で、 4 接点で通信等を行うデータ通信システムに関し、特にデータキャリアの出カ回路に関する。

[0002]

#### 【従来の技術】

近年、情報の高セキュリティ性や髙信頼性等の要望により、LSIを内蔵したデータキャリアを用いたデータ通信システムが、工場での工程管理やOA分野での物品管理等に、広く用いられるようになってきた。

#### [0003]

図 3 は、従来の出力回路を有するデータキャリアを用いたデータ通信システムの概略構成を示す図である。図 3 に示すように、従来の構成では、データキャリア 2 とコントロール 50

装置1とがデータ通信を行う場合、それらは、電源電位VDD、接地電位GND、クロック信号CLK、およびデータ信号DATAにそれぞれ係わる4個の接点を設けて接続されていた。また、データキャリア2内の出力回路10は、PMOSトランジスタとNMOSトランジスタとで構成されたインパータ回路である信号伝達回路が、電源電位VDDと接地電位GNDの間に接続されていた。すなわち、信号伝達回路を出力回路10として使用していた(例えば、非特許文献1参照)。

[0004]

また、出力回路を構成する素子への過剰電流を制限するために、カレントミラー回路と、電流制限回路と、電圧制限回路とを備え、電流制限機能付き出力回路を実現しているものもある(例えば、特許文献 1 参照)。

10

[0005]

【非特許文献1】

MASAKAZU SHOJI著、「CMOS Digital Circuit Technology」、PRENTICE HALL、1988、p81

[0006]

【特許文献1】

特 開 2 0 0 1 - 2 2 3 5 7 2 号 公 報 ( 第 4 - 5 頁 、 第 4 図 )

[0007]

【発明が解決しようとする課題】

しかしながら、上記従来の構成では、複数のデータキャリアが1個のコントロール装置に 20 共通線を介して接続された場合、データの衝突が起こると、それぞれのデータキャリアに 過剰電流が流れ、その構成素子を破壊する恐れがあるという問題があった。

[0008]

図 4 に、1 個のコントロール装置に2 個以上のデータキャリアが接続されているデータ通信システムを示す。

[00009]

図4において、第1のデータキャリア2a内の第1の出力回路10aと、第2のデータキャリア2b内の第2の出力回路10bとが、共通信号線51に接続されている状態において、第1の出力回路10aの出力信号OUT1が論理 "H"であり、第2の出力回路10bの出力信号OUT1が論理 "H"であり、第2の出力回路10bの出力信号OUT2が論理 "L"となるようなデータの衝突が起こると、電源電位VD 30 Dから、第1の出力回路10a内のPMOSトランジスタQP1、共通信号線51、および第2の出力回路10b内のNMOSトランジスタQN2を介して、接地電位GNDへと過剰電流が流れ、PMOSトランジスタQP1およびNMOSトランジスタQN2が破壊に至る場合がある。

[0010]

本発明は、上記従来の問題点を解決するもので、その目的は、少なくとも1個のコントロール装置と複数のデータキャリアとの通信において、各データキャリアに過剰電流が流れることなく、信頼性の高いデータ通信を可能にした出力回路、およびかかる出力回路を有するデータキャリアを提供することにある。

[0011]

40

【課題を解決するための手段】

前記の目的を達成するため、本発明に係る出力回路は、電源電圧の変動に応じて変化する第1および第2のバイアス電圧(BIAS1、BIAS2)を発生するバイアス回路と、第1のパイアス電圧(BIAS1)に応じて電源電位(VDD)から流れ込む電流を制限する第1の電流制限回路と、第2のパイアス電圧(BIAS2)に応じて接地電位(GND)へと流れ出す電流を制限する第2の電流制限回路と、第1の電流制限回路によって電源電位から電力供給端子への電流が制限され、また第2の電流制限回路によって電流放出端子から接地電位への電流が制限された状態で、内部信号(IN)を受けて出力信号(OUT)として外部に出力する信号伝達回路とを備えたことを特徴とする。

[0012]

30

40

本発明に係る出力回路において、バイアス回路は、ソースが電源電位に接続され、ドレインおよびゲートが共通接続され、ドレインおよびゲートの共通接続部から第1のパイアス電圧を出力する第1のPMOSトランジスタと、一端が第1のPMOSトランジスタのドレインに接続された抵抗素子と、ドレインおよびゲートが抵抗素子の他端に接続され、ソースが接地電位に接続され、ドレインおよびゲートの共通接続部から第2のパイアス電圧を出力する第1のNMOSトランジスタとを備えることが好ましい。

[0013]

また、本発明に係る出力回路において、第1の電流制限回路は、ソースが電源電位に接続され、ゲートに第1のバイアス電圧が印加され、ドレインが信号伝達回路の電力供給端子に接続された第2のPMOSトランジスタを備え、第2の電流制限回路は、ドレインが信 10号伝達回路の電流放出端子に接続され、ゲートに第2のバイアス電圧が印加され、ソースが接地電位に接続された第2のNMOSトランジスタを備えることが好ましい。

[0014]

また、本発明に係る出力回路において、信号伝達回路は、ゲートが内部信号の入力端子に接続され、ソースが電力供給端子に接続され、ドレインが外部への出力端子に接続された第3のPMOSトランジスタと、ゲートが入力端子に接続され、ソースが電流放出端子に接続され、ドレインが出力端子に接続された第3のNMOSトランジスタとから構成されるインパータである。

[0015]

上記の構成によれば、バイアス回路が発生した第1および第2のバイアス電圧によって、それぞれ第1および第2の電流制限回路に流れる電流が制限されるため、信号伝達回路に流れる電流が制限される。したがって、複数の出力回路の出力信号が衝突しても、過剰電流は流れず、一定の電流が流れ、構成素子の破壊を防ぐことができる。

[0016]

前記の目的を達成するため、本発明に係るデータキャリアは、データ通信を行うデータキャリアであって、本発明に係る出力回路を備えたことを特徴とする。

[0017]

この構成によれば、信頼性の高いデータ通信を実現することができる。

[0018]

【発明の実施の形態】

以下、本発明の好適な実施形態について、図面を参照しながら説明する。

[0019]

図1は、本発明の一実施形態に係る出力回路の構成例を示す回路図である。図1において、出力回路10は、電源電圧の変動に応じて変化する第1のバイアス電圧BIAS1および第2のバイアス電圧BIAS2を発生するバイアス回路11と、第1のバイアス電圧BIAS1に応じて、電源電位VDDから流れ込む電流を制限する第1の電流制限回路12と、第2のバイアス電圧BIAS2に応じて、接地電位GNDへと流れ出す電流を制限する第2の電流制限回路13と、第1の電流制限回路12および第2の電流制限回路13によって電流を制限された状態で信号OUTを出力する信号伝達回路14とで構成されている。

[0020]

バイアス回路11は、ソースが電源電位VDDに接続され、ドレインとゲートが共通接続され、ドレインとゲートとの共通接続部から第1のバイアス電圧BIAS1を出力する第1のPMOSトランジスタ11aのドレインに一端が接続された抵抗素子11bと、抵抗素子11bの他端にドレインとゲートが共通接続され、ソースが接地電位GNDに接続され、ドレインとゲートとの共通接続部から第2のバイアス電圧BIAS2を出力する第1のNMOSトランジスタ11cとにより構成される。

[0021]

第1の電流制限回路12は、ソースが電源電位VDDに接続され、ゲートがバイアス回路 50

10

20

1 1 内の第 1 の P M O S トランジスタ 1 1 a のゲートおよびドレインに接続され、ドレインが信号伝達回路 1 4 の電力供給端子 1 5 に接続された第 2 の P M O S トランジスタ 1 2 a とにより構成され、バイアス回路 1 1 が発生した第 1 のパイアス電圧 B I A S 1 に応じて供給電流 I 1 を制限する。

[0022]

第2の電流制限回路13は、ドレインが信号伝達回路14の電流放出端子16cに接続され、ゲートがバイアス回路11内の第1のNMOSトランジスタ11cのドレインおよびゲートに接続され、ソースが接地電位GNDに接続された第2のNMOSトランジスタ13aとにより構成され、バイアス回路11が発生した第2のバイアス電圧BIAS2に応じて放出電流I2を制限する。

[0023]

信号伝達回路14は、ゲートが入力端子17に接続され、ドレインが出力端子18に接続され、ソースが電力供給端子15に接続された第3のPMOSトランジスタ14aと、ゲートが入力端子17に接続され、ドレインが出力端子18に接続され、ソースが電流放出端子16に接続された第3のNMOSトランジスタ14bとにより構成され、第1の電流制限回路12および第2の出力制限回路13により、供給電流Ⅰ1および放出電流Ⅰ2が制限された状態で、入力信号INを反転した信号を出力信号OUTとして出力する。

[0024]

次に、このように構成された本実施形態の出力回路の動作について、図2を参照して説明する。

[0025]

図2は、図1に示す信号伝達回路14の入力信号IN、出力信号OUT、第1の電流制限回路12により制限された供給電流I1、第2の電流制限回路13により制限された放出電流I2の時間変化を示すタイミングチャートである。

[0026]

バイアス回路11において、電源電位VDDから、ダイオード接続された第1のPMOSトランジスタ11a、抵抗11b、およびダイオード接続された第1のNMOSトランジスタ11cを介して、接地電位GNDへと電流Irefが流れる。

[0027]

第1の電流制限回路12内の第2のPMOSトランジスタ12 a は、バイアス回路11内 30 の第1のPMOSトランジスタ11 a とカレントミラーを構成しているため、第2のPMOSトランジスタ12 a には、第1のPMOSトランジスタ11 a に流れる電流IrefのM倍の電流が流れようとする。また、第2の電流制限回路13内の第2のNMOSトランジスタ13 a は、バイアス回路11内の第1のNMOSトランジスタ11 c とカレントミラーを構成しているため、第2のNMOSトランジスタ13 a には、第1のNMOSトランジスタ11 c に流れる電流IrefのN倍の電流が流れようとする。

[0028]

入力信号 I N が論理 "L" から "H" に変化したとき、信号伝達回路 1 4 内の第 3 の P M O S トランジスタ 1 4 a が非導通となり、かつ、第 3 の N M O S トランジスタ 1 4 b が導通し、第 2 の N M O S トランジスタ 1 3 a が供給電流 I 1 として N・ I r e f を、負荷容 40 量 C L から接地電位 G N D へと流し出すため、出力信号 O U T は、論理 "H" から "L" に変化する。

[0029]

次に、入力信号 I Nが論理 "H" から "L" に変化したとき、信号伝達回路 1 4 内の第 3 の N M O S トランジスタ 1 4 b が非導通となり、かつ、第 3 の P M O S トランジスタ 1 4 a が導通し、第 2 の P M O S トランジスタ 1 2 a が供給電流 I 1 として M・ I r e f を、電源電位 V D D から負荷容量 C L に流し込むため、出力信号 O U T は、論理 "L" から "H"に変化する。

[0030]

以上のように、本実施形態によれば、パイアス回路11が発生した第1のパイアス電圧B 50

IAS1および第2のパイアス電圧BIAS2により、それぞれ、第1の電流制限回路12および第2の電流制限回路13に流れる電流が制限され、信号伝達回路14は第1の電流制限回路12および第2の電流制限回路13と直列に接続されているため、出力端子18が共通接続線に接続された信号伝達回路14に流れる電流は、第1の電流制限回路12および第2の電流制限回路13に流れる一定の電流量に制限され、複数の出力回路の出力信号が衝突しても、過剰電流を防ぐことができる。

[0031]

なお、本実施形態では、信号伝達回路 1 4 をインバータ回路として説明したが、論理回路 等の他の回路であっても、本実施形態と同様の効果が得られる。

[0032]

10

【発明の効果】

以上説明したように、本発明によれば、出力回路に流れる電流を制限することで、複数の出力回路の出力信号が衝突しても、過剰電流は流れず、一定の電流が流れ、構成素子の破壊を防ぐことができる。したがって、信頼性の高いデータ通信を可能にしたデータキャリアを提供できる、という格別な効果を奏する。

【図面の簡単な説明】

【図1】本発明の一実施形態に係る出力回路の構成例を示す回路図

【図2】図1に示す信号伝達回路14の入力信号IN、出力信号OUT、第1の電流制限回路12により制限された供給電流I1、第2の電流制限回路13により制限された放出電流I2の時間変化を示すタイミングチャート

【図3】従来の出力回路を有するデータキャリアを用いたデータ通信システムの概略構成を示す図

【図 4 】 1 個のコントロール装置と複数のデータキャリアが接続されているデータ通信システムの概略構成を示す図

【符号の説明】

- 1 コントロール装置
- 2 データキャリア
- 2 a 第1のデータキャリア
- 2 b 第2のデータキャリア
- 10 出力回路
- 10a 第1の出力回路
- 10b 第2の出力回路
- 11 パイアス回路
- 11a 第1のPMOSトランジスタ
- 1 1 b 抵抗素子
- 11 c 第1のNMOSトランジスタ
- 12 第1の電流制限回路
- 12a 第2のPMOSトランジスタ
- 13 第2の電流制限回路
- 13a 第2のNMOSトランジスタ
- 14 信号伝達回路
- 14a 第3のPMOSトランジスタ
- 14b 第3のNMOSトランジスタ
- 5 1 共通信号線
- VDD 電源電位
- GND 接地電位
- BIAS1 第1のパイアス電圧
- BIAS2 第2のパイアス電圧
- IN 内部信号
- OUT 外部への出力信号

30

40


 IN 1
 第1の出力回路10 aの入力信号

 OUT1
 第1の出力回路10 aの出力信号


 IN 2
 第2の出力回路10 bの入力信号


 OUT2
 第2の出力回路10 bの出力信号

【図1】



[図2]





### フロントページの続き

Fターム(参考) 5J032 AA06 AB02 AC18

5J056 AA04 BB44 CC00 CC04 DD13 DD29 DD51 EE08 FF06 FF08

GG04 KK01

5J091 AA01 CA57 FA00 FA04 HA10 HA17 HA25 HA29 KA00 KA09

KA12 KA47 MA21 SA13 TA06

5J500 AA01 AC57 AF00 AF04 AH10 AH17 AH25 AH29 AK00 AK09

AK12 AK47 AM21 AS13 AT06